Новости Словари Конкурсы Бесплатные SMS Знакомства Подари звезду
В нашей
базе уже
59876
рефератов!
Логин

Пароль

Процессор Блок целочисленной арифметики1640

Процессор Блок целочисленной арифметики1640.
Процессор. Блок целочисленной арифметики.
Cодержание1. Задание2. Алгоритм2.1. Алгоритм умножения2.2. Алгоритм деления3. Операционная схема и микропрограмма выполнения операций4. Функциональная схема операционной части устройства5. Функциональная схема управляющей части6. Принципиальная схема управляющей части7. Таблица микрокоманд8. Литература2. Алгоритм операций2.1. Алгоритм умноженияEдоп*Fдоп=Gдоп Перед началом операции в RG1=Fдоп ; RG2=0 ; RG3=EдопЗнаки сомножителей участвуют в операции наравне с остальными разрядами, а это значит что Eдоп и Fдоп перемножаются как обычные (m+1) разрядные целые числа без знака. При этом знак Едоп участвует для того чтобы СЧП (сумма частичных произведений) в RG2 формировалась в доп. коде. Знак Fдоп участвует для того чтобы произведение формировалось в двойном формате.В каждом из (m+1) циклов умножения производятся действия:1) Eдоп прибавляется к RG2 если P4=1;1 2) RG2, RG1, Tзн при сдвиге вправо необходимо сохранять представление СЧП в доп. коде, а это значит что слева нужно вводить 0, если число =>0 и 1, если число < 0.2.2. Алгоритм деленияGдоп/Eдоп=Fдоп а) устанавливаем начальные значения регистров и триггеровб) сдвигаем делимое на 1 разряд влевов) анализируем знаки Gi-1 и E. Если одинаковы то вычитаем E из GR2.Если разные то + E к RG2г) анализируем знаки Gi и E, если одинаковые то цифра частного =1д) анализируем ТФ, если ТФ=1 выполняем проверку на ПРС 2-го этапа е) уменьшаем значение счетчика цикловж) если счетчик не = 0 то переходим на пункт б)з) передаем частное в RG1и) корректируем частноек) выдаем частное на выходную шину3. Операционная схема и микропрограмма выполнения операцийВ соответствии с алгоритмом строим ОС (рис. 1), определяем требуемый набор МО и граф МП (рис. 2), считая что в RG3 выполняется однотактным способом (по входам D триггеров RG2) по сигналу у4; в RG1 - двухтактным способом (по входам R и S) по сигналам у6 и у7.В ОС на Рис. 1 использованы следующие обозначения: Тпп - триггер переполнения Тпер - триггер переносаТзн1 - триггер знака множимого, флаговый триггер при деленииТзн2 - триггер знака Gi-1Тзн3 - триггер знака делимогоХ(8:0) - входная шинаZ(8:0) - выходная шинаВ МП на Рис. 2 введены 15 осведомительных сигнала:Р1 = RG3(8) Р10 = Р1 ??Р3Р2 = ? Р11 = Р3 ? Р1Р3 = RG2(8) P12 = P6 ??Р5Р9 = RG2(7) ??RG2(6) P13 = P1 Tзн2 v P1 Tзн2P4 = 1 (CT=0) P14 = Tпер Р5 = RG1(0) Р15 = Тзн1Р6 = Р1 Tзн2 v Tзн2 Р1 Р7 = 1 (RG2(8:0)=0)Р8 = Тзн3? - внешний сигнал определяющий вид операции( 0 - умножение ; 1 - деление )а также 17 импульсных управляющих сигналов:у1: { RG2=RG2(8:0).RG1(8); у10: Тпп=1RG1=RG1(7:0).0 } у11: RG2=RG1y2: RG2=RG2+RG3+1 y12: RG2=RG2+1 y3: RG2=RG2+RG3 y13: Z=RG2 y4: RG3=X y14: { RG1=RG2(0).RG1(8:1); y5: { RG2=X ; Tзн1=1 } Tзн1=RG1(0) } y6: { RG1=X; Tзн3=P3; Tпп=0; y15: RG2=0.RG2(8:1)СТ=9; Тпер=0; } y16: RG2=1.RG2(8:1)y7: RG1(0)=1 y17: RG2=0 y8: Тзн1=0у9: СТ=СТ-1Z(8:0)у13 Р15 Р5 зн RG1 1 1 Тзн18 7 0у6 у1 у14 у7Р2Р3 у18 Тзн2 зн 1 1 8 7 6 RG2 0у16 у5 у1 у15,у16Р14 Тпер зн KSM у2, у128 7 0P1 у3 у2зн 8 7 RG3 0у4 Х(8:0) Р4 ПРС Р8 СТ Тпп Тзн3 Рис. 1. начало 2 ?0 1 5 y6 6 y17 1 90 0 2 11 3 P5 1 1 10 y3 70 0 15 0 P3 P14 11 1 1 120 8 P1 91 0 4y16, y14, y9 y15, y14, y9 3 13 1 1 2 0 P4 7 01 80 1P15 2 1 3 1 y2 1311 8 1 13 y13 1 0 1 12y11 0 80 0 3 1 10у13 конецРис. 2.4. Функциональная схема операционной части устройстваНа Рис. 3. представлена функциональная схема операционной части (ОЧ) на регистрах и мультиплексорах. В схему из УЧ подаются 15 импульсных управляющих сигналов с длительностью, равной 50 нс, причем часть управляющих сигналов ( у2, у3, у12 ) подаются на входы синхронизации регистров и одновременно участвуют в формировании сигналов на информационных входах триггеров с помощью различных комбинационных схем. Следовательно, во-первых, если время задержки упомянутых комбинационных схем превышает значение 50 нс, то схемой пользоваться нельзя, так как к моменту переключения триггеров сигналы на их информационных входах не успеют сформироваться. Например, сигнал у3 должен иметь длительность, достаточную для того, чтобы успели сработать элементы 2,3 и4 ступеней схемы, иначе в момент окончания у4 в RG2 зафиксируется неправильный результат. Таким образом, в данной схеме длительность сигналов МО должна определяться по времени выполнения самой длительной МО, которое при заданной элементной базе превышает заданное значение.Во-вторых, так как сигналы на входах “С” и “D” триггеров RG2 при выполнении у2, у3 и у12 оканчиваются одновременно (без учета задержек сигналов в комбинационных схемах), то триггеры могут не переключиться требуемым образом из-за возможной “игры фронтов” на входах “С” и “D”.Для решения указанных проблем с целью повышения быстродействия и надежности схемы разобьем все МО на 2 группы.В первую группу выделим МО у2, у3 и у12, связанные не только с переключением триггеров по входам синхронизации, но и с формированием сигналов на информационных входах этих триггеров.Во вторую все остальные МО, для выполнения которых достаточны импульсные управляющие сигналы с длительностью равной 50 нс. Как правило, в эту группу входят действия, связанные с переключением триггеров по асинхронным входам, либо по входам синхронизации, если сигналы на информационных входах триггеров при этом не меняются.Для выполнения МО 1-ой группы необходимы дополнительные потенциальные управляющие сигналы (сигналы с длительностью, не меньшей такта Т), называемые микроприказами. Тогда импульсные управляющие сигналы подаются лишь на входы синхронизации триггеров, а формирование сигналов на информационных входах этих триггеров осуществляется с помощью микроприказов, которые должны поступать в схему ранее и заканчиваться позднее сигналов на входах синхронизации триггеров.В управляющей части с программируемой логикой микроприказы формируются с помощью разрядов операционного поля микрокоманы, считываемой из управляющей памяти. Обозначим эти разряды и соответствующие им микроприказы через МК(j), где j = 0, 1, 2,...Если использовать три микроприказа, то схема Рис.3. преобразуется к виду, представленному на Рис.4 (без цепей записи со входной шины, без триггеров Тпп, Тзн3, счетчика циклов и цепи выдачи
Умар.Ш. был тут !!!!!
 
давайте изгоним мат !!!
 
ДОБРОЙ НОЧИ ОТ Ъ
ЛОКИ ИНО
 
ДМК МЭ
 
где инфааа?